# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-017483

(43) Date of publication of application: 22.01.1999

(51)Int.CI.

H03H 7/075 H01F 27/00 H01F 41/04 H01G 4/40 H03H 3/00

(21)Application number: 09-170224

(71)Applicant:

SUMITOMO METAL IND LTD

(22)Date of filing:

26.06.1997

(72)Inventor:


KANDA OSAMU

# (54) LAMINATION 1C-TYPE NOISE FILTER AND ITS PRODUCING METHOD

## (57)Abstract:

PROBLEM TO BE SOLVED: To improve a filtering effect by serially arranging inductors in an input/output terminal direction, arranging capacitors with ground terminals by means of one element from two placed in the serial intermediate contact point of the inductors and providing a double T-type circuit structure inside an element.

SOLUTION: A noise filter is the lamination three-terminal-type one which is composed of an input/output terminal and the ground terminal, the inductors are serially arranged in the input/output terminal direction by three elements, the capacitors are arranged with the ground terminal one element from the two places in the serial intermediate contact point of the inductors and the double T-type circuit structure is provided inside the element. The filter consists of, for example, the input/output terminal, input/output terminal electrodes 1a and 1b, the ground terminal, ground terminal electrodes 2a and 2b, L-element parts 3, 5 and 7 and Celement parts 4 and 6. Thus, not only the filtering effect against electromagnetic wave interference noise is improved further but also a restricting effect is increased furthermore even against impulse noise.



## **LEGAL STATUS**

[Date of request for examination]

17.12.1999 05.06.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-17483

(43)公開日 平成11年(1999)1月22日


		_					
(51) Int. Cl. <sup>6</sup>			FI				
H03H	7/075		нозн	7/075		Α	
H 0 1 F	27/00		H 0 1 F	41/04		С	
	41/04		H 0 3 H	3/00			
H 0 1 G	4/40		H 0 1 F	15/00		D	
нозн	3/00		H 0 1 G	4/40	321	Α	
	審査請求 未請求 請求項の数5	OL			(全	9頁)	
(21)出願番号	特願平9-170224		(71)出願人	000002	118		
				住友金	属工業株:	式会社	
(22)出願日	平成9年(1997)6月26日		大阪府大阪市中央区北浜4丁目5番3				浜4丁目5番33号
			(72)発明者	神田 修			
				大阪府大阪市中央区北浜4丁目5番33号信金属工業株式会社内			浜4丁目5番33号住友
			(74)代理人	弁理士	穂上 !	照忠	(外1名)
		1					
	·						
•	·						
		•					

## (54) 【発明の名称】 積層 L C型ノイズフィルタとその製造方法

## (57)【要約】

【課題】 積層チップ複合型のノイズフイルタの性能に関し、フイルタ効果をより向上させ、インパルスノイズに対しても抑止効果を大きくしたフィルタ素子およびその製造方法。

【解決手段】(1) 内部でL要素 3 個とC要素 2 個からなるダブルT型回路構成を有する積層チップ型三端子ノイズフイルタであって、積層チップの最上層と最下層とが磁性体で、かつ厚さ方向の磁性体層と誘電体層の配列順序が厚さの中心に対し上下対称とする。磁性体はソフトフェライト、誘電体はSrTiO $_3$ 系のSrの一部をBa、Pbで、Tiの一部をNbでそれぞれ置換した酸化物を100重量部、B $_2$ O $_3$ : 0.2 $\sim$ 0.8 重量部、CuO: 0.05 $\sim$ 0.25重量部、およびAg $_2$ O: 0.05 $\sim$ 0.15重量部を含有するバリスタ機能をもつ半導体セラミックスであり、製造方法はグリーンシート面に内部回路となる導電体を形成させ、スルーホールにより異層間の電気的接続をおこなわせるようにして各層を積層し、焼成して一体化する。



ズフィルタ。

【請求項1】入出力端子と、グランド端子から構成され る積層 3 端子型ノイズフイルタ素子であって、インダク タが入出力端子方向に3要素直列に配され、当該インダ クタの直列中間接点の2ヶ所より、コンデンサがグラン ド端子との間に1要素づつ配されて、素子内にダブルT 型の回路構造を有することを特徴とする積層LC型ノイ

【請求項2】表面に導電体線路が形成されたものを含む 磁性体セラミックス層からなるインダクタ要素と、表面 10 化物を主成分とし、これを100重量部としたとき、B2O に形成された導電体が誘電体セラミックス層を挟んで対 向しているものを含む誘電体セラミックス層からなるコ ンデンサ要素とが、それぞれ複数積層され、各導電体 は、スルーホールにより相互に接続されているか、また は積層体端面にまで延長されて外部接続端子を形成して いることを特徴とする、請求項1に記載の積層LC型ノ\*

 $(Sr_{1-x-y}Ba_xPb_y)(Ti_{1-z}Nb_z)O_3$ 

ここで、x、yおよびzは、原子量比を表し、それぞれ  $0.2 \le x \le 0.4$ ,  $0.3 \le y \le 0.5$ ,  $0.001 \le z \le 0.008$ ,  $\emptyset$ 範囲とする。

【請求項5】磁性体グリーンシートまたは誘電体グリー ンシートの面上に、内部回路となるインダクタ要素また はコンデンサ要素のそれぞれの機能を有する導電体によ るパターンを形成させ、導電体パターンにはその下部の グリーンシートにスルーホールをあけてそこに導電体を 充填することにより、異層間の電気的接続をおこなわせ るようにした部分を設けるか、またはシートの端面にま で延長した部分を設けて各層を積層し、焼成して一体化 した後、一体化物の外面に沿って導電体を施工し、内部 回路に接続させる入出力電極またはグランド電極を形成 30 させることを特徴とする、請求項1、請求項2、請求項 3または請求項4のいずれかに記載の積層LC型ノイズ フィルタの製造方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、電子機器、あるい は電子回路において、そこから発生する電磁干渉ノイズ の除去、またはその正常作動に影響を及ぼす外部から侵 入してくる電磁干渉ノイズ、あるいはインパルス性ノイ ズの除去を目的として使用されるノイズフィルターおよ 40 びその製造方法に関する。

#### [0002]

【従来の技術】小型パーソナルコンピュータや携帯電話 等に代表されるOA機器あるいは移動通信機器の、信号 の複雑化や処理速度の高速化にともない、機器が発生す るノイズが増す一方、外部からのノイズによる正常信号 への干渉、機器の誤動作が増大し、これらが近年大きな 問題となってきている。さらに、機器の小型化、高密度 化により、電子回路を構成する部材が精緻化繊細化し、

\*イズフィルタ。

【請求項3】 積層体の最上層と最下層とが磁性体層から なり、かつ厚さ方向の磁性体層と誘電体層の配列順序が 厚さの中心に対し上下対称であることを特徴とする、請 求項1または請求項2に記載の積層LC型ノイズフィル

2

【請求項4】磁性体はX-Fe2O4(ただしXはCu、 Mn、Ni またはZn) で示されるソフトフェライトで あり、誘電体は下記①式で示されるSrTiO3系の酸 3:0.2~0.8重量部、CuO:0.05~0.25重量部、およ びAg2O:0.05~0.15重量部を含有する組成範囲のバ リスタ機能をもつ半導体セラミックスであることを特徴 とする、請求項1、請求項2または請求項3のいずれか に記載の積層LC型ノイズフィルタ。

### $\cdots$

なっている。

【0003】空間に放出される電磁波ノイズに対して 20 は、ノイズの発生源を金属ケース等でシールドしたり、 逆に影響を受けやすい部位をシールドで覆うことにより 対処される。また、機器には信号伝達や電源などの導線 が接続されており、これらを通って出入りするノイズに 対しては、ノイズフィルタ、あるいはEMI (ElectroM agnetic Interference) フィルタが用いられる。このノ イズフィルタとは、導線を通って入ってくるノイズは排 除し、必要な信号のみを通過させようとするものであ

【0004】信号の周波数とノイズの周波数とは一般に 大きく違っていて、ノイズフィルタはこの周波数による インピーダンスの差を利用する。電子回路のフィルタ は、コンデンサのC要素と、コイルあるいはインダクタ のL要素とからなっていて、C要素は並列に接続すると ノイズを短絡して発生源に環流させ、L要素は導線に直 列に接続すればノイズ通過の抵抗となり、侵入や漏出を 抑止する。これらの効果は一般的に周波数が高ければ高 いほど大きく、ノイズフィルタは、基本的に低い周波数 の信号を優先的に通過させ、高い周波数の通過を阻止す るローパスフィルタの性格を持っている。

【0005】しかしながら、情報の高密度化のため取り 扱う信号周波数が髙周波化し、100MHz、さらには1GHz以 上となると、信号とノイズとの周波数が接近してくるの で、フィルタとしては周波数の増加にともなう通過損失 の増大、ないしはノイズの減衰効果をより一層急峻化さ せることが要求される。このためのフィルタは、単純な L素子のみまたはC素子のみのいわゆる2端子構造のも のではなく、L要素とC要素とを組み合わせて複合回路 とした3端子構造のものが必要となってくる。

【0006】電子機器において、髙性能化、多機能化が パルス的ノイズによる内部電子回路の破壊も生じやすく 50 進むにつれ、機器の内部と外部との間のノイズの出入り

だけでなく、機器内部の集積回路やチップ間での電磁波ノイズの干渉が問題となる。このため、例えばパーソナルコンピュータでは1台に数十個から数百個のEMIフィルタが使用される。これらに用いられるノイズフィルタは、実装面積をできるだけ小さくするだけでなく、より体積を小さくより軽量化することが要求され、しかも高性能でなければならない。

【0007】このような目的に対し、セラミックスと導 電体を積層することによるチップ素子のコンデンサ、あ るいはインダクタ、さらにC要素とL要素とを組み合わ 10 せて一体化し、LとCとのT型複合回路を構成させた積 層チップ複合ノイズフィルタが実用化されている。例え ば、特開平4-267615号公報には、磁性体層と、インダク タとなる二つの帯状導電体線路とからなる積層体の中央 部に開口部を設け、開口部の底には導電電極を設置し、 この電極を二つの帯状導電体線路が直列に結ばれる結節 部となし、その開口部に丁度入る形状にした上下に露出 した導電体を持つ積層チップコンデンサ素子をはめ込 み、二つのLの中間の結節点部Cで接地したT型の回路 構成を有する複合ノイズフィルタの発明を提示してい る。このようにT型の等価回路とすることによりフィル 夕性能は向上するが、積層体に開口部を設けたり、その 開口部に丁度はめ込まれる別の焼成体を用意し、これを 挿入するなど、製造工程の複雑化や、それに伴う性能の 安定性に難点があると思われる。

【0008】また、特開平4-257112号公報には、帯状導

電線路がフェライトシート上に形成され積層された積層 チップインダクタ2要素と、このインダクタに隣接して バリスタ性を有する誘電体を用いた積層チップコンデン サ1要素とからなる、積層チップT型フイルタの発明が 30 提示されている。このコンデンサ要素の対向電極の一方 には、積層チップインダクタの帯状導電体線路がスルー ホールにて接続され、他方の対向電極には、2方向に延 びた接地用の引き出し電極が形成されている。この場 合、コンデンサ要素にバリスタ機能を持たせた点に特徴 があるが、帯状導電体線路やスルーホール等を設けたセ ラミック層を順次積み上げていき、スルーホールに、は んだや導電性の接着剤を充填して積層体を成形させてい くため、その製造にはかなり手間を要すると思われる。・ 【0009】これら積層チップフイルタの対象とするの 40 は、通常LSIやIC等の数Vで、最大でも1Aまでの 低電圧、微小電流の回路である。ところがノイズには、 例えば人体が触れることによる高電圧の静電気や、装置 系内で発生するスイッチングノイズのような、髙速かつ 髙電圧大電流のインパルスノイズがあり、これらが直接 LSIなどに侵入すると、容易に内部の回路を破壊に至 らしめる。これらは通常のノイズフイルタでは対応でき ないため、フイルタとは別に並列にバリスタを実装する などして機器の保護がおこなわれている。これに対し、

フイルタのコンデンサ要素の誘電体にバリスタ機能を持たせると、一つのノイズフイルタにて電磁波干渉ノイズ とインパルスノイズの両者の対処が可能となり、実装面

#### [0011]

税低減に有意である。

【発明が解決しようとする課題】本発明の目的は、この 積層チップ複合型のノイズフイルタの性能に関し、フイ ルタ効果をさらに向上させ、インパルスノイズに対して も抑止効果を大きくし、さらにより合理的な工程にてフ イルタを製造しようとするものである。

### [0012]

【課題を解決するための手段】本発明者らは、積層チッ プ型ノイズフィルタにおいて、そのフイルタ性能をより 向上させるため、周波数の増加にともなうその減衰効果 を急峻化させる方法を検討した。このようなフイルタ性 能を向上させるには、一般にLやCの要素を増せばよい ことはよく知られている。しかし積層チップ内に組み込 んだ場合、その効果は必ずしも明確でなく、その上、要 素の増加はその組立工数を大幅に増加させる。LとCと を組み合わせた複合型の積層チップ型ノイズフィルタと しては、その等価回路を図1に示すようなL要素が L<sub>1</sub>、L<sub>2</sub>の二つとC要素がC<sub>1</sub>一つからなるT型のもの がある。この複合フイルタは入出力端子1が二つと、グ ランド端子2が一つの3端子型である。端子1は、入力側 と出力側が入れ替わっても効果に変わりはない。しか し、調査の結果、目的とする十分なフイルタ効果を得る ためにはT型では性能がやや不足で、図2に示すよう に、さらにL要素L3とC要素C2とを一つずつ増した、 ダブルT型とすればよいことがわかった。

【0013】このようなダブルT型の等価回路の積層チップ内への組み込みには、Lの要素は3個、Cの要素は2個必要で、従来のチップよりも多くの積層をおこなわねばならない。L要素は、ソフトフェライト層の上に導電体で直線、U字、ジグザグ、あるいは渦巻き等の帯状導電体線路パターンを描かせ、その上にさらにソフトフェライトを乗せたもので、導電体のパターンやソフトフェライト材の選択により、インダクタンスを変えることができ、要すればこれを2層以上重ねて各層導電線路を接続する。

高電圧大電流のインパルスノイズがあり、これらが直接 LSIなどに侵入すると、容易に内部の回路を破壊に至 らしめる。これらは通常のノイズフイルタでは対応でき ないため、フイルタとは別に並列にバリスタを実装する などして機器の保護がおこなわれている。これに対し、 上記特開平4-257112号公報の発明のように、複合ノイズ 50 ものを用いれば、インパルス性ノイズに対する阻止効果 を持たすことができる。ことに本発明で採用するダブル T型回路では、C要素が2個あるので、いずれもバリス タ機能を有するC要素とすることにより、インパルス性 ノイズ阻止機能がより一層強化される。

【0015】しかしながら、積層体は導電体の付着した セラミックの薄層を多数枚積み上げる必要があることか ら、その要素数の増加は積み上げ枚数を増加させ、それ に手間がかかるばかりでなく、層の反りなどの歪みや、 導電体が付着していることにより、枚数が増すほど積層 が不安定となり性能への影響が出てくる。

【0016】これに対し、グリーンシートの段階にて、AgやAgを主体とする導電層となる電極用ペーストを所要パターンに印刷などで付着させ、この導電体の施されたフェライトまたは誘電体のグリーンシートを積層して所要の素子構成とした後、軽く圧着させた状態にて焼成し一体化すれば、シート枚数が多少増加しても安定した性能が得られ、さらに量産にも適すると考えられる。しかし、ここで対処しなければならない問題は、(i)積層界面におけるシートのそり、剥離、あるいはクラックやポアなどの欠陥発生、(ii)異種層の積層間界面での成20分相互拡散による機能低下、および(iii)異層導電体間の電気的接続、などである。

【0017】(i)の、そりや異種層の接触によって生ずる欠陥は、一つには焼成温度を下げることにより対処できる。しかし、セラミックス化後に十分な特性を得るためには、グリーンシートの焼成温度をある程度高くしなければならない。

【0018】これに対し、導電体を付着させたグリーンシートを積層し焼成して一体化する場合、ソフトフェライト層と誘電体層との厚さ方向の配列順序を、厚さの中30心に対し上下対称とすれば、そり、剥離、その他の異層間界面における欠陥の発生が大幅に低減されることがわかった。ソフトフェライトのグリーンシートと、誘電体のグリーンシートとは、昇温および焼成の過程における熱による変形挙動が大きく異なり、厚さ中心に対し非対称であれば積層体としては変形しやすい。ところが対称にすると変形が抑制され、そり、剥離、さらには欠陥も低減されるのである。

【0019】この場合、最外層すなわち積層体の最上層と最下層は、ソフトフェライトとすれば変形や欠陥発生 40 抑止の効果がより大きくなる。これは焼成の過程において、誘電体のグリーンシートに比較して、ソフトフェライトのグリーンシートの方が変形が小さいためと考えられ、その上、軟磁性体で積層チップを覆う形となるので、磁気的なシールド効果もある。

【0020】(ii)の成分相互拡散は、グリーンシートの 組成の影響もあるが、(i)の場合と同様、焼成温度を低 くすることがより効果的であった。すなわち、サンドイ ッチ構造とし焼成温度をできる限り低くすることによ り、(i)と(ii)との問題点の対処が可能となる。そこ で、より低い温度にて十分な性能を得るための対策を検討の結果、とくにバリスタ性誘電体のグリーンシートの組成範囲を限定すればよいことが明らかになった。すなわち、バリスタ性能を有する誘電体としては、一般にSTTiO°で表されるセラミックスを用いるが、このSTの一部をPbで置換し、さらに助剤としてB2O°を少量添加するのである。これによって従来1000℃前後でも焼結密度を十分確保できた。また、ソフトフェライトの化学組成は、一般的にX-Fe2O4の形で表されるもので、XはCu、Mn、Ni、Zn等であればよい。これらの組成により磁気特性や適用周波数が異なってくるが、焼成温度を低くしても得られる性能は大きくは変化しないことが確認された。

6

【0021】つぎに、(iii)の異層の導電体間の電気的接続は、ダブルT型のフイルタ回路とするため異なる層にあるLまたはCを形成している導電体を電気的に導通接続しなければならないことである。その場合、隣接する層の導電体を接続すればよい場合と、隣接する層の導電体とは接することなく、それよりさら上または下にある導電層と接続する必要のある場合とがある。

【0022】この異層の導電体間の接続は、ソフトフェライトまたは誘電体のセラミックス層に貫通させたスルーホールによることとした。これは、グリーンシートにて形成させた孔にAgを主成分とする導体ペーストをあらかじめ塗り込んでおき、積層し一体化焼成する際にこの導体も焼成させ、相互の層の導電体の電気的接続を得るものである。焼成温度が低いということは、セラミックス表面の導電体ばかりでなくこのスルーホールの充填用に汎用性の高いAg系の導電体を使用することが可能になる。また、焼成温度が高くなると導電材料がセラミックス内部に拡散し、所要の性能が得られなくなる危険性があるが、この問題も解消される。

【0023】以上のように、従来のT型ではなくダブル T型の等価回路を有し、かつコンデンサ素子にバリスタ 機能を有する誘電体を用いた積層チップフィルタを、同 時一体焼成をおこなうことにより製造する手段を種々検 討した。そして、内部線路パターン、異層導電体間の接 続、異種材の積層焼成によるその界面での剥離、クラッ クやポアの発生抑止、相互拡散による焼結不良、等の問 題に関してその対策を明らかにし、それらの結果に基づ き、さらにその限界条件を確認して本発明を完成させ た。本発明の要旨は次のとおりである。

【0024】(1) 入出力端子と、グランド端子から構成される積層3端子型ノイズフイルタ素子であって、インダクタが入出力端子方向に3要素直列に配され、当該インダクタの直列中間接点の2ヶ所より、コンデンサがグランド端子との間に1要素づつ配されて、素子内にダブルT型の回路構造を有することを特徴とする積層LC型50 ノイズフィルタ。

7

.【0025】(2) 表面に導電体線路が形成されたものを 含む磁性体セラミックス層からなるインダクタ要素と、 表面に形成された導電体が誘電体セラミックス層を挟ん で対向しているものを含む誘電体セラミックス層からな るコンデンサ要素とが、それぞれ複数積層され、各導電 体は、スルーホールにより相互に接続されているか、ま たは積層体端面にまで延長されて外部接続端子を形成し ていることを特徴とする、上記(1)に記載の積層LC型 ノイズフィルタ。

【0026】(3) 稍層体の最上層と最下層とが磁性体層 10 ノイズフィルタ。 からなり、かつ厚さ方向の磁性体層と誘電体層の配列順 序が厚さの中心に対し上下対称であることを特徴とす \*

> $\cdots \cdots 0$  $(Sr_{1-x-y}Ba_xPb_y)(Ti_{1-z}Nb_z)O_3$

[0028]

ここで、x、yおよびzは、原子量比を表し、それぞれ  $0.2 \le x \le 0.4$ ,  $0.3 \le y \le 0.5$ ,  $0.001 \le z \le 0.008$ ,  $\mathcal{O}$ 範囲とする。

【0029】(5) 磁性体グリーンシートまたは誘電体グ リーンシートの面上に、内部回路となるインダクタ要素 またはコンデンサ要素のそれぞれの機能を有する導電体 によるパターンを形成させ、導電体パターンにはその下 20 部のグリーンシートにスルーホールをあけてそこに導電 体を充填することにより、異層間の電気的接続をおこな わせるようにした部分を設けるか、またはシートの端面 にまで延長した部分を設けて各層を積層し、焼成して一 体化した後、一体化物の外面に沿って導電体を施工し、 内部回路に接続させる入出力電極、またはグランド電極 を形成させることを特徴とする、上記(1)、(2)、(3)、 または(4)に記載の積層LC型ノイズフィルタの製造方 法。

【0030】以上のように、本発明の方法ではグリーン 30 シート上に内部導体としての導電体パターンおよびスル ーホールの充填を印刷などにより施工し、これらを積層 してから焼成し一体化する。この方法の場合、例えば、 一枚のグリーンシート上に焼成後内部導体となる同一要 素の回路パターンを多数個印刷し、各層を構成するシー トにもそれぞれのパターンを同様に印刷して、上下のパ ターン位置を整合させて積層後、一個づつの複合チップ に切り離し、焼成するというような手段を採用すれば、 同一複合チップの量産も可能である。

### [0031]

【発明の実施の形態】本発明の実施に際しては、対象周 波数範囲、適用部位、使用電流範囲等により様々な形態 を取り得るが、その一例を図面を使って模式的に説明す る。

【0032】本発明のノイズフイルタとしての基本的な 等価回路は、L要素3個およびC要素2個から構成され る図2に示したダブルT型である。この回路を組み込ん だ積層チップノイズフイルタは、図3に模式的斜視図を 示す直方体の外観形状をしている。直方体の寸法は長さ 2.0~4.5mm、幅1.0~3.0mm、髙さ0.6~1.0mm程度のもの 50

\*る、(1)または(2)に記載の積層LC型ノイズフィルタ。 【0027】(4) 磁性体はX-Fe<sub>2</sub>O<sub>4</sub> (ただしXはC u、Mn、NiまたはZn)で示されるソフトフェライ トであり、誘電体は下記②式で示されるSrTiO3系 の酸化物を主成分とし、これを100重量部としたとき、 B2O3:0.2~0.8重量部、CuO:0.05~0.25重量部、 およびAg2O:0.05~0.15重量部を含有する組成範囲 のバリスタ機能をもつ半導体セラミックスであることを 特徴とする、(1)、(2)、または(3)に記載の積層LC型

である。この図の直方体の左右の端面1aおよび1bには導 電物質が設置され、外の回路に接続する電極になってい る。この部分は図2の等価回路の端子1に相当する。2a および2bは、図2の等価回路の2に対応するグランド端 子である。直方体の上下方向には、シート状のL要素と C要素とが積層されている。図3の場合、最上層3、最 下層7、および中央部の層5とがL部であり、中間の層4 および層6がC部である。

【0033】図4および図5に、これらの要素の積層状 態の一例を示す。図4は積層体の断面の模式図であり、 図5は導電体の形状パターンの例である。

【0034】図4において、8~14はAgやその合金等 からできた導電体を示し、15~22はそれぞれセラミック ス層を示す。ここで、導電体8はソフトフェライトの15 と16との間に挟まれてL要素を構成し、導電体9と10と はバリスタ機能を持つ誘電体17を挟んで対向しておりC 要素を構成している。その下の導電体11は、18および19 のソフトフェライトに挟まれたし要素である。この11の 導電体は、積層体全体の厚さ方向のほぼ中心の位置にあ り、これより下のセラミックス層の配列順序は、11を対 称面として、その上側と対称の同一配列としている。厚 さ方向の磁性体層と誘電体層の配列順序を、厚さの中心 に対し上下対称にすることにより、導電体を付着させた セラミックスのグリーンシートを積層してその状態で焼 成し一体化する場合、そり、剥離、その他異層間界面に おける欠陥などの発生が、大幅に低減されるのである。

【0035】焼成の際の積層体の最上層、および最下層 にはソフトフェライトのグリーンシートを設置するもの とする。これは、磁性体のセラミックスが、上下層に設 置されることにより、一つには磁性体層と誘電体層の配 列順序を厚さの中心に対し上下対称とした効果が、より 一層顕著に現れるからであり、もう一つは、完成した積 **層チップの外側に磁場の閉回路が構成されることによ** り、磁気シールド効果が増すためである。さらにまた、 完成した積層索子の機械的強度を補償する効果もある。

【0036】積層体の、一つの磁性体層または誘電体層 を構成するセラミックスのグリーンシートは1枚である

必要はなく、所要の特性または寸法とするために、導電体を設けてないものも含め複数枚を重ねてもよい。また、各層の積層順序は、上記のように厚さの中心に対し、上下対称とするが、それぞれの層の厚さについては、必ずしも上下対称である必要はない。それぞれの層の厚さに相違がある場合、積層順序に対する対称面の位置は板厚の寸法の中心である必要はなく、層の積層順序の中心であればよい。各層の寸法も対称であることは望ましいが、多少の差異があっても本発明の効果は十分発揮される。

【0037】図5はグリーンシート上に形成させた導電 体の回路パターンの例で、(a)~(g)は図4に示した8~1 4の導電体のそれぞれに対応し、各パターンの左上に示 した\*印の位置を同じにして、最下部を(g)とし順次上 に(a)まで積層する。(a)の8はL要素の例で、図4の導 電体8に対応する。左側の末端1dはシートの端面に達し ていて、外部回路との接続用端子電極となっている。こ の場合、帯状導電線路をジグザグパターンとするのは、 磁性体のソフトフェライトとの接触長さを長くしてLの インダクタンス値を大きくしているためである。導電体 20 線路の他方の末端には、その下のセラミックスを貫通す る孔、すなわちスルーホール23があけられており、この 孔を導電体で充填することにより他の層に存在する別の 導電体パターンと接続できる。(b)および(c)の9および1 0は誘電体を挟んだ対向電極のパターンを示し、相互に 非接触でC要素を形成する。24は上の層(a)のスルーホ ール23により接続されるランドマーク位置を示してい る。(c)のパターンの上下端2cおよび2dは、シートの端 面にまで達していて、外部の接地用端子電極となる。25 は対向電極10とは絶縁された、導電体に囲まれたスルー 30 ホールであり、上層にある導電体9と下層にある導電体1 1との接続を補完するために設けられている。(d)の11 は、図2に示した等価回路の中央に位置するL2に相当 する導電体線路である。(e)、(f)および(g)のパターン は、(a)、(b)および(c)の順序を逆に配列したものであ り、(g)のパターンの右側末端1cは外部との接続用端子 となる。

【0038】これらの導電体回路パターンは、グリーンシート上にAgを主とする電極用ペーストを印刷して形成させる。積層された状態にて、それぞれL要素または 40 C要素が形成されればよく、各導電体の回路パターンを印刷するグリーンシートは、ソフトフェライトであっても、誘電体であってもかまわない。

【0039】一体化焼成時にスルーホールにより異層間 を増加させ、C要素の容量を対の接続を得る方法は、回路パターンの導電体を施工する 成の際に粒界の選択酸化に寄与るとで導電体と同じ導電ペーストか、あるいはより粘性の ボシタンス増加の効果はなく、 高い導電ペーストを塗り込んでおく。この状態で、各シートを案子の構成に積層して焼成する。その際に各グリ 要素の機能を阻害するようになると、Cuが素ラーンシートが一体化するとともに、導電ペーストも焼成 50 最は0.05~0.25重量部とする。

されスルーホール内に通電路が形成されて電気的接続が 得られる。その後、図3に示したように積層端面に導電 体を、焼き付けやスパッタリング等の方法で設置し、内 部の導電体回路の外部への接続用の端子電極とする。

10

【0040】磁性体は、 $X-Fe_2O_4$ で示されるスピネル型結晶構造のソフトフェライトで、XはCu、Mn、Ni またはZnの、高周波損失の小さい一般的なものでよく、特には限定しない。

【0041】誘電体の組成は、(Sr<sub>1-x-y</sub>Ba<sub>x</sub>Pb<sub>y</sub>) 10 (Ti<sub>1-z</sub>Nb<sub>z</sub>) O<sub>3</sub>の形で表されるSrTiO<sub>3</sub>系のペプロスカイト型構造の酸化物を主成分とし、これを100 重量部とするとき、助剤としてB<sub>2</sub>O<sub>3</sub>:0.2~0.8 年量部、CuO:0.05~0.25重量部、およびAg<sub>2</sub>O:0.05~0.15重量部を含有するものとする。ここで、x、yおよびzは、原子量比を表し、それぞれx:0.2~0.4、y:0.3~0.5、z:0.001~0.008の範囲とする。この誘電体の主成分はSrTiO<sub>3</sub>系セラミックスのSrの一部をBaおよびPbで置き換え、Tiの一部をNbで置き換えたものである。

【0042】Srの一部をBaで置き換えるのは高い誘電率を得るためで、その場合Ba成分の範囲を原子量比にて0.2~0.4とするのは、0.2を下回るとき誘電率向上効果は十分でなく、0.4を超えると低温での焼結が困難になるからである。

【0043】Pbは、低温にしても十分な焼成結果を得るために重要な成分で、Srの一部を置換する必要がある。その置換の範囲は原子量比にて0.3~0.5とするが、これは、0.3を下回る場合、焼成温度を下げると焼結が不十分になり、0.5を超えると周波数が高くなった場合に十分なCとして作用しなくなるからである。

【0044】Tiの一部をNbで置換するのは、誘電体セラミックスの結晶に半導体の性格を付与し、バリスタ機能を持たせるためである。この場合置換量が0.001未満では半導体化が不十分であり、0.008を超えると焼結後の誘電体の強度が大きく劣化するので、その範囲を原子量比にて0.001~0.008とする。

【0045】助剤として添加するB₂O₃は、焼成時に液相を生じ、低温での緻密な焼結をもたらす効果がある。その含有量は、上記SrTiO₃系の酸化物100重量部に対し0.2~0.8重量部とする。これは0.2未満の場合効果が不十分であり、0.8を超えると焼成時に液相が素子外部に流出し、製品が得られなくなるからである。

【0046】CuOの添加は、誘電体のキャパシタンスを増加させ、C要素の容量を増す効果がある。これは焼成の際に粒界の選択酸化に寄与して、その絶縁性を高めるためである。しかし、0.05重量部以下の含有ではキャパシタンス増加の効果はなく、多すぎて0.25重量部を超えるようになると、Cuが素子外部に流出して固化しC要素の機能を阻害するようになる。したがってその含有量は0.05~0.25重量部とする。

【0047】、Ag2Oは、導体の主体であるAgの誘電 体内部への拡散を抑止する効果があり、焼成前のグリー ンシート中に少量含有させることにより、焼成時の導電 層の散逸やスルーホール内の導体の消失を阻止すること ができる。この目的には含有量を0.05~0.15重量部とす る必要があるが、これは0.05重量部を下回る場合はその 効果が十分でなく、0.15重量部を超えて含有すると粒界 に偏析し粒界の絶縁性を低下させるからである。

【0048】これらの、磁性体または誘電体の積層用の じておこなえばよい。すなわち、それぞれの原料を配合 後、大気中にて仮焼合成をおこない、X線分析などで所 定物質が得られていることを確認後、これを粉砕して整 粒し、有機溶剤とバインダーを混合させて錬成し、ドク タープレード法等を用いてグリーンシートにする。 L要 素の帯状導電層線路、C要素の電極層、あるいはスルー ホールの充填等の内部導体は、電極用ペーストの印刷等 の方法にてグリーンシート上に形成させる。これら導電 体パターンを形成させたシートを積層し素子を構成させ るが、その際、素子の機械的強度の補償や寸法調整のた 20 め、導電体パターンを形成させていない磁性体または誘 電体のシートをダミーとして適宜挿入し積層してもよ い。

【0049】このように、回路パターンを形成させたグ リーンシートは所定の構成に積層し、その積層状態で焼 成し一体化する。焼成温度は、通常1000℃前後でおこな われるが、上記のようにして得た積層体の焼成は820~9 20℃とするのが好ましい。これは820℃を下回る温度で は、焼結が十分おこなわれず所要性能が得られないから であり、920℃を超えると、そりや剥離が生じやすくな

るばかりでなく、Ag系の導電ペーストが使えなくな り、高価なAg-Pd系のペーストを使わなければなら なくなる。

12

[0050]

【実施例】

[実施例1] 素子の寸法として、幅2.0mm、長さ1.25m シートは、従来セラミックスの薄層を製造する方法に準 10 m、厚さ0.8mmの、複合和層LC型ノイズフィルタを試作

> 【0051】磁性体は、モル%にてZnO:30%、Ni O:14%、CuO:8%、残部Fe<sub>2</sub>O<sub>3</sub>からなる組成の 固溶体のソフトフェライトを用い、誘電体は(Sr1-x-y BaxPby)(Ti<sub>1-z</sub>Nb<sub>z</sub>) O3のx、y、zの値をそ れぞれ変え助剤のB2O3、CuO、およびAg2Oの含 有量もそれぞれ変えたものとした。これらの原料を配合 後、大気中にて仮焼合成して、X線分析により所定物質 が合成されていることを確認し、平均粒径0.8μmに整粒 した後、有機溶剤にトルエン、バインダーとしてPVB を用いスラリーを作製し、粘性を調整後、ドクタープレ ード法にてそれぞれ100 μm厚のグリーンシートを作製し

【0052】表1に、作製した素子に用いた誘電体の組 成を示す。

[0053]

【表1】

		•						-			
試	誘電体 主成分 置換比(モル比)			誘電体添加助剤 (重量部 (主成分100))			備考				
İ	121210 ( 477 )47		(1111)		誘電率			Vis -3			
番	Ba	Рb	Nb	B 2 Q 3	CuO	Ag <sub>2</sub> O	ε	焼成結果	素子性能		
1	*0.15	*0.55	0.004	0.04	0.15	0.10	2830	良好 機能不良		比較例	
2	0.20	0.50	0.004	0.04	0.15	0.10	3020	良好	良好	本発明範囲	
3	0.30	0.40	0.004	0.04	0.15	0.10	3410	良好	良好	"	
4	0.40	0.30	0.004	0.04	0.15	0.10	3700	良好	良好	"	
5	<b>*0.45</b>	*0.25	0.004	0.04	0.15	0.10	3950	良好	機能不良	比較例	
6	0.30	0.40	*0.0005	0.04	0.15	0.10	3990	良好	機能不良	"	
7	0.30	0.40	0.001	0.04	0.15	0.10	3850	良好	良好	本発明範囲	
8	0.30	0.40	0.004	0.04	0.15	0.10	3410	良好	良好	"	
9	0.30	0.40	0.008	0.04	0.15	0.10	3120	良好	良好	"	
10	0.30	0.40	*0.009	0.04	0.15	0.10	3070	焼結不良	_	比較例	
11	0.30	0.40	0.004	<b>*0.</b> 10	0.15	0.10	3660	焼結不良	_	"	
12	0.30	0.40	0,004	0.20	0.15	0.10	3510	良好	良好	本発明範囲	
13	0.30	0.40	0.004	0.40	0.15	0.10	3410	良好	良好	"	
14	0.30	0.40	0.004	0.80	0.15	0.10	3220	良好	良好	"	
15	0.30	0.40	0.004	*0.90	0.15	0.10	2970	層間溶着	_	比較例	
16	0.30	0.40	0.004	0.04	*0.03	0.10	3660	界面剥離	-	"	
17	0.30	0.40	0.004	0.04	0.05	0.10	3610	良好	良好	本発明範囲	
18	0.30	0.40	0.004	0.04	0.15	0.10	3410	良好	良好	II .	
19	0.30	0.40	0.004	0.04	0.25	0.10	3220	良好	良好	"	
20	0.30	0.40	0.004	0.04	<b>*0.28</b>	0.10	3170	層間溶着	_	比較例	
21	0.30	0.40	0.004	0.04	0.15	*0.03	3620	界面剥離	_	"	
22	0.30	0.40	0.004	0.04	0.15	0.05	3580	良好	良好	本発明範囲	
23	0.30	0.40	0.004	0.04	0.15	0.10	3410	良好	良好	//	
24	0.30	0.40	0.004	0.04	0.15	0.15	3380	良好	良好	"	
25	0.30	0.40	0.004	0.04	0.15	<b>*0.18</b>	3350	良好	機能不良	比較例	

# \* 印は本発明範囲外

【0054】作製した磁性体シートおよび誘電体シート をパターン印刷用のサイズに切断し、次いで異層導電体 間の導通を得るための、直径200μmのスルーホールを所 ものとし、図5のパターンの(a)、(c)、(d)、(f)および (g) は磁性体のグリーンシートの上に、(b) および(e) は 誘電体のグリーンシートの上にスクリーン印刷法にてそ れぞれ導電体を印刷した。導電体はAgを主とする電極 用ペーストで、厚さは10 µmとし、印刷時に同じペース トをスルーホールに塗り込んだ。これらの導電体回路パ ターンを印刷したシートを、下から(g)~(a)の順に上へ 積み上げ、さらに最上部の(a)の上には磁性体のグリー ンシートを乗せた。これによって、図4に示したものと 同じ積層体とした。この積層体を大気中にて900℃、2時 50 ルタ素子が得られることがわかる。また、従来のT型の

間の焼成をおこなった。

【0055】焼成後の一体化積層体について、そり、ク ラック、内部の導電体のセラミックスへの拡散等を調べ 定位置にあけた。導電体の回路パターンは図5に示した 40 て不良品を排除し、良品は端面にAgを印刷して、外部 接続端子とした。このようにして得られた素子は、ノイ ズフィルタとしての性能を調査した。この誘電体組成と 一体化焼成後の評価の結果も合わせて表1に示す。

> 【0056】本発明の素子に対し、誘電体組成は焼成の 成否およびその性能に大きな影響を及ぼしており、誘電 体組成により素子の良否がほぼ決定される。表1の結果 から明らかなごとく、誘電体の組成を本発明の定める組 成範囲とすれば、相対的に低温の一体化焼成において、 積層索子の欠陥は発生せず、性能のすぐれたノイズフィ

等価回路を有する積層LC型ノイズフィルタに比較し、 本発明のフィルタはノイズ減衰域がより広帯域まで拡大 できることが明らかであった。

## [0057]

【発明の効果】本発明によれば、積層チップ複合型のノ イズフイルタにおいて、その通常の電磁波干渉ノイズに 対するフイルタ効果をさらに向上させるばかりでなく、 インパルスノイズに対してもより一層抑止効果を大きく できる。この効果は従来のT型等価回路に対し、ダブル T型としたことによっている。このような回路要素の増 10 la、1b、1c、1d 入出力端子電極 加は、積層チップ製造の困難さを拡大するが、歪みを少 なく一体化焼成する本発明の方法により、製造を容易に することができる。

#### 【図面の簡単な説明】

【図1】ノイズフィルタに用いられる、T型の等価回路

【図2】ノイズフイルタのダブルT型の等価回路であ る。

16 【図3】本発明に係る積層チップ型ノイズフィルタの構 成を示す模式的斜視図である。

【図4】 積層チップ型ノイズフィルタの導電体、磁性体 層および誘電体層の厚さ方向の配列を示す断面の模式図 である。


【図5】図4に示す積層チップ型ノイズフィルタの、各 層における導電体のパターンの例を示す図である。

#### 【符号の説明】

1 入出力端子

- - 2 グランド端子
  - 2a、2b、2c、2d グランド端子電極
  - 3、5、7 L素子部
  - 4、6、C素子部
  - 8、9、10、11、12、13、14 導電体
  - 15、16、18、19、21、22 磁性体層
  - 17、20 誘電体層
  - 23、24、25 接続用スルーホール

【図1】 【図2】 【図3】



- 2 a

【図4】

